配線抵抗 |
|
配線の1pあたりの直流抵抗は、銅の電気抵抗から次式で表せます。 |
|
ただし、ω:導体幅[o]、t:導体厚[o]
|
|
ディジタル回路ではさほど影響はありませんが、アナログ回路で不用意に0.15o幅の35m厚パターンを200o長で使うと配線抵抗は約1にもなります。 |
|
; |
スルー・ホール抵抗 |
|
抵抗は表3(b)に示すとおりですが、電流容量はめっき厚を20mとすれば、穴径0.4oのビヤーでも断面積は0.024muとなり、厚さ35mの銅箔で考えると0.7o程度の導体幅に相当します。 |
|
|
静電容量 |
|
誘電率とともに絶縁層の厚みふが大きな影響を与えていますので、層構成を決めると きは注意してください。絶縁層が薄いと静電容量が増し、耐ノイズ性やクロストークの 影響は減らせますが、伝搬速度は遅くなります。 とりあえずの記憶用として条件を無視しておおよその数値お示してあります。一般の基板では、ほぼこの範囲に収まります。 |
|
|
インダクタンス |
|
これも記憶用に数値だけを示せば表3(d)のようになります。 |
|
|
遅延時間 |
|
誘電体の内部では、信号の伝搬速度は、誘電率が高いと遅くなり、誘電率の高いエポキシ基板では問題となります。誘電率5程度のエポキシ基板では、配線長に10pの違いがあると0.6nsの遅れとなります。これはECL回路やほかの数nsの速度のデバイスでは無視できません。タイミングずれの対策としては、等長パターンなどを使う方法があります。 |
|
|
電流容量 |
|
表3(f)のような表が提案されています。表では導体温度上昇と電流値示されていて一般には温度上昇を20℃以下で使用するよう提案しています。変色が始まります。80℃を越えると比較的短時間で変色し、120℃を越えると導体のはがれが始まります。機器の使用温度を40℃とすると、内部はすでに60℃くらいになっている場合が多いと思いますので、電流による温度上昇は避けたいものです。ふつうは1A/o(35μ銅箔厚)を目安にしたほうがよいでしょう。 |
|
|
破壊電流 |
|
表3(g)のようなデータが出されていますが、本当に破壊するかどうかはわかりません。これを期待してヒューズ代わりに利用するのは避けるべきでしょう。 |
|
|
耐電圧とパターン・ギャップ |
|
JISでは表3(h)のような提案をしていますが、これには疑問があります。これでは、AC100Vのラインのパターン・ギャップは0.508o、500Vで1.524oとなり、これでは電取法に適合しませんし、実感でも少なすぎます。基板の汚れなどを加味して、もう少しギャップを広げたほうが良いでしょう。参考までに各国の規格を表3(i)に示します。 |
|
|